|
5#
發(fā)表于 2017-8-28 11:56:25
|
只看該作者
本帖最后由 PCBQA 于 2017-8-28 11:58 編輯 $ S: B/ V& p2 |2 c5 q1 J/ }1 w
" \) i' D, {, z! u4 K7 B I1 [4 vDDR走線嚴(yán)重出現(xiàn)跨分割
2 A" }' ^1 I; H1 h7 d7 t, W! V# @4 z2 H4 r, O
DDR所有的走線都應(yīng)該在ddr的電源分割區(qū)域內(nèi)+ L, t- ]# V9 i& b6 @
7 E6 F3 ^2 g7 w$ Y) ^3 O, r+ j/ u, O& s2 l9 x! H
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒(méi)有賬號(hào)?立即注冊(cè)
x
|