TSMC | 高帶寬Chiplet互連的技術(shù)、挑戰(zhàn)與解決方案

逍遙設(shè)計(jì)自動(dòng)化

引言
人工智能(AI)和機(jī)器學(xué)習(xí)(ML)技術(shù)的需求正以驚人的速度增長，遠(yuǎn)超摩爾定律的預(yù)測(cè)。自2012年以來，AI計(jì)算需求以每年4.1倍的速度指數(shù)增長，為半導(dǎo)體制程縮放和集成帶來重大挑戰(zhàn)。為應(yīng)對(duì)這些需求，業(yè)界采用了基于Chiplet的設(shè)計(jì)方法，將較大系統(tǒng)分解為更小、更易于管理的組件，這些組件可以分別制造并通過先進(jìn)封裝技術(shù)進(jìn)行集成[1]。
, q! m  @3 w# s+ z8 y% W* G

, Z5 k+ g* D5 {! S  C& c* n' P' Y4 @# o先進(jìn)封裝技術(shù)
先進(jìn)封裝技術(shù)可以大致分為2D、2.5D和3D方法。2.5D集成技術(shù)，包括晶圓級(jí)芯片堆疊(CoWoS)和集成扇出型封裝(InFO)，在高性能計(jì)算應(yīng)用中獲得了顯著發(fā)展。

' a* R/ f5 J  w  }' W圖1：臺(tái)積電3D Fabric技術(shù)組合，展示了包括CoWoS、SoIC和InFO平臺(tái)在內(nèi)的各種封裝選項(xiàng)，滿足不同集成需求。

$ q' W! ~8 X+ T7 r) {CoWoS技術(shù)提供三種主要變體：
/ E6 E1 U) N$ h6 s1 i7 M! M% V1. CoWoS-S：采用硅中介層實(shí)現(xiàn)密集金屬布線
2. CoWoS-R：在有機(jī)中介層中使用重布線層
3. CoWoS-L：結(jié)合-R和-S兩種方案的優(yōu)勢(shì)
2 O: i* B! m" K+ i$ d) L
InFO平臺(tái)已從移動(dòng)應(yīng)用發(fā)展到高性能計(jì)算，提供多種選項(xiàng)，包括局部硅橋接和嵌入式去耦電容，以實(shí)現(xiàn)更好的供電性能。
0 X& X( ^4 e: f1 ]
+ M- S; [% q5 h4 Z9 ~芯片間互連應(yīng)用
芯片封裝的演進(jìn)帶來了各種凸點(diǎn)間距縮放選項(xiàng)，從傳統(tǒng)MCM封裝(110-130μm間距)到先進(jìn)的2.5D封裝(40μm間距)和3D集成(9μm或更小間距)。
/ U: i: N. Q6 ?0 {
圖2：凸點(diǎn)間距縮放視角，展示了從MCM到先進(jìn)封裝技術(shù)的演進(jìn)，隨著間距減小帶寬密度不斷提高。
$ @0 |" p8 D  b# P( K6 j3 S# Z0 |
2 `2 f" g: P$ S7 l0 _3 x9 i; R現(xiàn)代Chiplet系統(tǒng)中使用不同的互連技術(shù)服務(wù)于不同目的：

計(jì)算到計(jì)算及IO連接使用UCIe PHY

計(jì)算到內(nèi)存連接使用HBM PHY

計(jì)算到SRAM連接通過3D堆疊實(shí)現(xiàn)

IO chiplet到外部IO使用XSR-SerDes
5 u1 `3 \  T9 ~2 W

圖3：芯片間互連應(yīng)用，展示了計(jì)算芯片、內(nèi)存和IO組件之間的不同類型連接。

1 G- {& s! l0 M0 u+ N5 P設(shè)計(jì)考慮和挑戰(zhàn)
通道優(yōu)化在實(shí)現(xiàn)最佳信號(hào)完整性和可布線性方面發(fā)揮關(guān)鍵作用。設(shè)計(jì)人員必須平衡各種因素，包括介電層厚度、金屬間距、層厚度和過孔封裝規(guī)則。
. h# h1 b/ U" Q/ {) ]2 a0 _! `
, j* j* r& ^; |圖4：通道可布線性和信號(hào)完整性優(yōu)化，展示了中介層子部分設(shè)計(jì)和相應(yīng)的信號(hào)完整性測(cè)量。

( u; k+ L* G7 e4 X" m供電代表另一個(gè)關(guān)鍵挑戰(zhàn)，尤其是在電流密度不斷增加的情況下�，F(xiàn)代解決方案包含多級(jí)去耦電容：
$ u, M8 L0 R  ^  ^5 O
, N8 M; o1 |8 j$ V$ v4 u圖5：供電網(wǎng)絡(luò)的去耦電容策略，展示了不同類型電容及其在系統(tǒng)中的布置。
* x# P  d1 |1 V
未來趨勢(shì)和發(fā)展
3 W2 l( r, g- l. U0 b8 a. D業(yè)界持續(xù)追求更高的帶寬密度和能源效率。技術(shù)制程縮放在實(shí)現(xiàn)這些改進(jìn)方面發(fā)揮核心作用。
7 N5 w0 e& @+ k! {: d
5 X6 z- F9 |3 y5 k, ?: [圖6：技術(shù)和帶寬縮放趨勢(shì)，展示了數(shù)據(jù)速率、凸點(diǎn)間距和制程節(jié)點(diǎn)之間的關(guān)系。
" D8 {: g9 W/ C7 S  \; S
0 h! P( }, d. r' }" V' M) t對(duì)于更大規(guī)模集成，晶圓級(jí)封裝變得越來越重要。這種方法允許超越傳統(tǒng)光罩尺寸限制的集成。

/ P7 z6 }0 j8 v; Q& |8 q圖7：晶圓級(jí)系統(tǒng)擴(kuò)展示意圖，展示了多個(gè)Chiplet和HBM內(nèi)存在晶圓級(jí)系統(tǒng)中的集成。

$ ~$ \+ ~+ N8 V/ n8 _結(jié)論
- ?; \1 Z8 H* l% r: P高帶寬Chiplet互連是下一代計(jì)算系統(tǒng)的核心技術(shù)。通過仔細(xì)考慮封裝技術(shù)、互連架構(gòu)和設(shè)計(jì)優(yōu)化，這些系統(tǒng)能夠?yàn)橐�求�?yán)格的AI和ML應(yīng)用提供所需的性能。隨著行業(yè)不斷發(fā)展，供電、散熱和系統(tǒng)集成方面的新挑戰(zhàn)將推動(dòng)該領(lǐng)域的進(jìn)一步創(chuàng)新。

參考文獻(xiàn)
. {4 D0 p1 w% A[1] S. Li, M. Lin, W. Chen and C. Tsai, "High-bandwidth Chiplet Interconnects for Advanced Packaging Technologies in AI/ML Applications: Challenges and Solutions," IEEE Open Journal of the Solid-State Circuits Society, 2024, doi: 10.1109/OJSSCS.2024.3506694

END
! a4 o1 S9 k- r4 K( _* {

; E& N+ P! I) p& J( p軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
( Y3 n' c  j; F4 X6 [6 \
歡迎轉(zhuǎn)載
: h" C! J" b6 V9 J9 J
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

) T1 j. h2 Y% A- \

( s7 h. ?. W/ D- L- |, E0 p
: L8 W! A( O+ x1 y2 x3 I! T% E3 _
8 X0 `5 J. p8 r, L, `; t- W6 e7 J( B) C: |關(guān)注我們
5 C! ^( h' U0 K) K9 |6 z

) Y" e- V% W/ Q: `3 e0 _2 h 2 t9 D  O4 q( p; j7 s8 ?4 Q

9 ~8 t9 e: p# U! t8 r3 [7 n0 }

+ a1 x- E; q& \* E! M5 P" o) o ; @& Z7 H  s4 D1 d) F3 }! E. D1 z$ m

                     
" M9 O8 ]$ j+ n- e7 Q1 q1 a

3 W4 W( X2 k2 A- ~- R
0 p" L% h# P( F7 x7 _( U關(guān)于我們：
! I5 I3 S5 H1 c) `! }, e深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
( |6 }* N5 i1 D, j( h& M" P（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）