DDR3/4都還沒玩夠，DDR5已經(jīng)來啦

作者：一博科技高速先生自媒體成員 黃剛

“我們的DDR3運行得很穩(wěn)定！”，“我們的DDR4系統(tǒng)的運行速率和帶寬都足夠了！”當(dāng)大家還在沉浸在DDR3和DDR4給你們帶來的穩(wěn)定和高帶寬高速率的時候，高速先生悄悄的告訴大家，DDR5已經(jīng)來啦�。�！
 
高速先生在研討會或者和客戶培訓(xùn)的時候，每當(dāng)講到DDR的文檔，都會把這張DDR的發(fā)展歷程圖拿出來介紹，給大家講述DDR技術(shù)的發(fā)展進(jìn)程。

從這張圖上可以看到，DDR的發(fā)展基本上是在新世紀(jì)開始的，然后每隔5年左右就會更新一代，所以高速先生在這幾年DDR4的設(shè)計和仿真做得如火如荼的時候，也開始慢慢關(guān)注DDR5啥時候正式release。一度高速先生還以為可能已經(jīng)到達(dá)了技術(shù)的瓶頸，可能需要很長的時間才能出來。就當(dāng)我們都對DDR5不報希望的時候，結(jié)果它就悄悄的來了。從2017年就已經(jīng)傳出消息說JEDEC就宣稱將在2018年完成DDR5內(nèi)存的最終標(biāo)準(zhǔn)，而我們熟知的幾家顆粒廠商也同時在研發(fā)DDR5的產(chǎn)品，但是最終的標(biāo)準(zhǔn)直到2020年下半年才正式登場！
 
好，那我們趕緊開始說點關(guān)于DDR5的干貨吧。首先我們有一張表格可以基本總結(jié)了DDR4到DDR5有哪些重要的更新。
高速先生大概看了下，從大的方面來看主要就是容量和速率的更新，伴隨著電平的進(jìn)一步降低，另外從內(nèi)部來看，包括了突發(fā)長度，預(yù)存取的增加還有就是加入了檢驗和糾錯的ECC技術(shù)，會使得內(nèi)存系統(tǒng)運行起來更具穩(wěn)定性。而從我們SI的角度來看，最有用的幾點我們在下面單獨擰出來講。

高速先生認(rèn)為以下的4點是對PCB設(shè)計和信號質(zhì)量有比較大的突破和改善：
1， DQ信號增加了DFE均衡的功能，加入高速串行信號的技術(shù)，這樣的話在DQ速率不斷提升的情況下是非常有意義和作用的。這樣就使得有效的改善DQ信號在高速傳輸過程中的性能，具備把即將閉合的眼圖通過均衡重新打開的能力。

2， 地址信號的ODT功能，之前我們在DDR3或者DDR4應(yīng)用的時候，ODT功能只存在于DATA信號，因此我們能看到在設(shè)計上數(shù)據(jù)信號不需要額外加端接電阻，并且通過仿真也能看到ODT對data信號的幫助是非常大的�，F(xiàn)在DDR5把ODT的功能也應(yīng)用到了地址控制信號里面去，這樣的話我們地址控制信號也不需要額外加端接電阻了，這對于PCB設(shè)計和信號質(zhì)量預(yù)計也是會有很大的幫助，尤其是在1拖多顆粒應(yīng)用的時候。

3， 地址控制信號也有training的功能，這個會有部分朋友不是特別理解。DDR4的時候data信號有了training的功能后，同組信號的電平和時序都可以進(jìn)行自動的對齊，一定程度上可以緩解我們PCB設(shè)計或者外界干擾帶來的時序和電平的偏移，并而這個時候我們的data信號就可以簡單的用眼圖的形式來判斷性能，而不需要像DDR3以前有建立保持時間的方法去判別，這樣的話對于我們仿真來說會更有效率。

4， 根據(jù)一些功能的變化和調(diào)整減小了地址控制信號的引腳數(shù)，這個不用高速先生多說了，對于PCB工程師來說絕對是福音。

綜合以上的一些重大改善，廠家們還給出了更為直觀的“宣傳廣告”，用數(shù)據(jù)來說明DDR5對整個內(nèi)存總帶寬的巨大提升作用！
 
說到引腳數(shù)，我們也可以看看DDR5顆粒的引腳情況哈，DDR5的引腳排布根據(jù)不同位寬分成了好幾種數(shù)量的封裝。分別有X4/X8的78pin和82pin，和X16的102pin和106pin。
根據(jù)位寬和尋找方式的不同，一顆DDR5顆粒的容量變化跨度是非常大的，可以從最小的8Gb到最大的64Gb，這兩種容量的構(gòu)成方式分別是下面這樣子的。
 
好，本期的文章就先對DDR5做一些定量的一些概述，如果大家覺得這篇文章對于DDR5的介紹還不夠干貨的話，高速先生準(zhǔn)備在下一期的文章放大招，給大家show一下DDR5的相關(guān)技術(shù)在真正仿真中對信號性能的改善哈，敬請期待哦！