Altium Designer 19在原理圖中設(shè)置PCB規(guī)則

凡億劉老師

Altium designer 19在原理圖中設(shè)置PCB規(guī)則

和之前的在原理圖中加Class類似；Altium Designer高版本提供了在原理圖中設(shè)置PCB布線規(guī)則的能力，這樣為大家在交互式設(shè)計(jì)上提供了更加便利的設(shè)計(jì)環(huán)境。

下面就以AD19為例來演示如何在原理圖填加PCB規(guī)則:

[size=12.0000pt]1. 打開一份繪制好的原理圖。

2.點(diǎn)擊“放置（Place）”→“指示（Directives）”→“參數(shù)設(shè)置（Parameter Set）”或者使用快捷鍵 P+V+M。

3.將Parameter Set標(biāo)記放與原理圖中的網(wǎng)絡(luò)連接線上，如放在電源網(wǎng)絡(luò)上。

4.雙擊原理圖中的Parameter Set標(biāo)號(hào)，在彈出的對(duì)話框中設(shè)置相應(yīng)規(guī)則。為方便演示，將其更名為”VCCA”.

5.在Rule一欄中，點(diǎn)擊 Add 對(duì)規(guī)則內(nèi)容進(jìn)行修改和設(shè)定。

6.彈出的對(duì)話框中是相應(yīng)的PCB規(guī)則，選中需要設(shè)定的規(guī)則，這里就拿定義電源網(wǎng)絡(luò)的間距為例，選擇Clearance Constraint，如下圖。

彈出的對(duì)話框，在對(duì)話框里設(shè)定網(wǎng)絡(luò)間距；

7.設(shè)置好后點(diǎn)擊確定，這樣就在原理圖設(shè)置好了PCB規(guī)則.

如果您需要此文檔進(jìn)行下載收藏，請(qǐng)回復(fù)下此貼進(jìn)行下載:

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

---------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！

--------------------------------------------------------------

更多技術(shù)干貨文章推送，請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)！

小小謝

謝謝分享！�。。。。�

yong99gege

謝謝分享！下載了！

經(jīng)營(yíng)誠(chéng)信

感謝，學(xué)習(xí)了

lfwangjg

謝謝樓主分享的資料

zzkpcb

每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！

嚕啦咧

感謝樓主，學(xué)到了

質(zhì)的飛躍

xxxxxxxxxxxxxx

wangeng

感謝  過來學(xué)習(xí)學(xué)習(xí)

流浪海

謝謝分享！下載了！