allegro無盤設(shè)計(jì)

凡億-彭老師

走線過孔與元器件通孔在內(nèi)層的焊盤具有寄生電容的效應(yīng)，易造成阻抗不連續(xù)，導(dǎo)致信號(hào)反射，從而影響信號(hào)完整性，allegro提供簡單快捷的誤判設(shè)計(jì)功能，可在設(shè)計(jì)端就將無走線連接層的焊盤去除，最大限度地保證過孔或通孔處與走線阻抗一致。使用方法如下。

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！

--------------------------------------------------------------

更多技術(shù)干貨文章推送，請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)！

451506709

謝謝分享啦，不錯(cuò)

veis

感謝樓主的分享

gui000

每天學(xué)習(xí)一點(diǎn)，學(xué)習(xí)了，

zml3407

謝謝分享啦，不錯(cuò)

xuejinzhou

感謝分享

nanguadewuyu

謝謝分享，學(xué)習(xí)學(xué)習(xí)。

Gao

謝謝樓主的分享

zidongdong1987

謝謝分享，學(xué)習(xí)學(xué)習(xí)

dou_zhi_long

學(xué)習(xí)一下，謝謝