本帖最后由 凡億-彭老師 于 2021-12-13 12:00 編輯
在一些高速設計中,連接介質,或連接到模具上的信號線,都會給信號帶來延遲。這種在封裝管腳中的延遲稱為引腳延遲.即使從設計和PCB的角度來看,兩個設備是完全兼容的,不同設備的封裝延遲 時間也會不同,所以它們需要考慮Pins信息。 1、原理圖里面的管腳延遲定義,單位可以自行輸入。
+08:00C206聯(lián)盟網8441.png (32.93 KB, 下載次數(shù): 23)
下載附件
保存到相冊
2021-12-13 11:57 上傳
2、在PCB封裝管腳中添加管腳延遲。
+08:00C206聯(lián)盟網4283.png (23.81 KB, 下載次數(shù): 20)
下載附件
保存到相冊
2021-12-13 11:57 上傳
3、添加完成之后添加xSignals等長時,會對應到等長模型里面。
+08:00C206聯(lián)盟網8335.png (76.39 KB, 下載次數(shù): 16)
下載附件
保存到相冊
2021-12-13 11:57 上傳
|