IIC雙向電平轉(zhuǎn)換電路設(shè)計(jì)

小黑

     現(xiàn)代的集成電路工藝加工的間隙可達(dá)0.5μm 而且很少限制數(shù)字I/O 信號(hào)的最大電源電壓和邏輯電平。
為了將這些低電壓電路與已有的5V或其他I/O電壓器件連接起來(lái)，接口需要一個(gè)電平轉(zhuǎn)換器。對(duì)于雙向的總線系統(tǒng)像I2C 總線電平轉(zhuǎn)換器必須也是雙向的，不需要方向選擇信號(hào)。解決這個(gè)問(wèn)題的最簡(jiǎn)單方法是連接一個(gè)分立的MOS-FET管到每條總線線路，盡管這個(gè)方法非常簡(jiǎn)單但它不僅能不用方向信號(hào)就能滿足雙向電平轉(zhuǎn)換的要求還能將掉電的總線部分與剩下的總線系統(tǒng)隔離開(kāi)來(lái)，保護(hù)低電壓器件防止高電壓器件的高電壓毛刺波。
    雙向電平轉(zhuǎn)換器可以用于標(biāo)準(zhǔn)模式高達(dá)100kbit/s 或快速模式高達(dá)400kbit/s I2C 總線系統(tǒng)。
" V2 t$ s' \' h4 W/ Y. G" h
% H2 S2 b% J' |, D     通過(guò)使用雙向電平轉(zhuǎn)換器可以將電源電壓和邏輯電平不同的兩部分I2C 總線連接起來(lái)配置入下圖所示。左邊的低電壓部分有上拉電阻而且器件連接到3.3V 的電源電壓，右邊的高電平部分有上拉電阻器件連接到5V 電源電壓。兩部分的器件都有與邏輯輸入電平相關(guān)的電源電壓和開(kāi)漏輸出配置的I/O。

4 G  k& Y; n! E5 o" f     每條總線線路的電平轉(zhuǎn)換器是相同的而且由一個(gè)分立的N通道增強(qiáng)型MOS-FET管串行數(shù)據(jù)線SDA的TR1和串行時(shí)鐘線SCL 的TR2 組成。門極g 要連接到電源電壓VDD1， 源極s 連接到低電壓部分的總線線路而漏極d 則連接到高電壓部分的總線線路。很多MOS-FET 管的基底與它的源極內(nèi)部連接，如果內(nèi)部沒(méi)有，就必須建立一個(gè)外部連接。因此，每個(gè)MOS-FET 管在漏極和基底之間都有一個(gè)集成的二極管n-p 結(jié)。如下圖所示。

電平轉(zhuǎn)換器的操作

   在電平轉(zhuǎn)換器的操作中要考慮下面的三種狀態(tài)：

1、   沒(méi)有器件下拉總線線路。

    低電壓部分的總線線路通過(guò)上拉電阻Rp 上拉至VDD1（3.3V） MOS-FET 管的門極和源極都是VDD1（3.3V）, 所以它的VGS 低于閥值電壓MOS-FET 管不導(dǎo)通這就允許高電壓部分的總線線路通過(guò)它的上拉電阻Rp 拉到5V。 此時(shí)兩部分的總線線路都是高電平只是電壓電平不同。

2、一個(gè)3.3V 器件下拉總線線路到低電平。

    MOS-FET 管的源極也變成低電平而門極是VDD1（3.3V）。VGS高于閥值，MOS-FET 管開(kāi)始導(dǎo)通然后高電壓部分的總線線路通過(guò)導(dǎo)通的MOS-FET管被VDD1（3.3V）器件下拉到低電平，此時(shí)兩部分的總線線路都是低電平而且電壓電平相同。

3、一個(gè)5V 的器件下拉總線線路到低電平。

   MOS-FET 管的漏極基底、二極管低電壓部分被下拉，直到VGS 超過(guò)閥值，MOS-FET 管開(kāi)始導(dǎo)通，低電壓部分的總線線路通過(guò)導(dǎo)通的MOS-FET管被5V 的器件進(jìn)一步下拉到低電平，此時(shí)兩部分的總線線路都是低電平而且電壓電平相同。

    這三種狀態(tài)顯示了邏輯電平在總線系統(tǒng)的兩個(gè)方向上傳輸，與驅(qū)動(dòng)的部分無(wú)關(guān)。狀態(tài)1 執(zhí)行了電平轉(zhuǎn)

換功能，狀態(tài)2和3按照I2C總線規(guī)范的要求在兩部分的總線線路之間實(shí)現(xiàn)“線與”的功能。除了VDD1 (3.3V)

和VDD2  (5.0V)的電源電壓外,還可以是例如2V VDD1 和10V VDD2 等的正常操作。其中VDD2必須等于或高于VDD1 。

但是值得注意的是，VDD1作為較低部分的電壓，必須能夠大于所選擇的MOS-FET的閥值電壓，也就是必須能夠打開(kāi)MOS-FET。此管參數(shù)必須謹(jǐn)慎選擇。如下兩種參數(shù)MOS-FET，在VDD1 (1.8V)到VDD2  (3.0V) 的電路中就可能存在截然不同的效果。

管1

' B+ I- T( B0 b. _9 v$ M" \
管2
! i! U6 X9 _3 e: @1 F9 ?$ v
選擇管1，由于VGS的范圍是1.0~2.5V，很有可能出現(xiàn)大于1.8V的狀況，因此VDD1方面?zhèn)鬏數(shù)碗娖叫盘?hào)時(shí)，MOS-FET不能很完全的被打開(kāi)，導(dǎo)致到VDD2  (3.0V)方面的信號(hào)不能徹底為低，出現(xiàn)半高狀態(tài)。如下圖：
6 L8 u+ h0 Q, k3 J/ u

擇管2，由于VGS的范圍是0.9~1.5V小于1.8V，因此，通路才會(huì)正常工作。

     其他不同電壓間的轉(zhuǎn)換原理如上，請(qǐng)悉心選擇器件。

   在3.3V IIC總線中用到5V IIC器件，該電路已實(shí)驗(yàn)通過(guò)。

小熊

不錯(cuò)的資料，不過(guò)感覺(jué)直接上IC會(huì)好很多。。只是成本問(wèn)題。如果路數(shù)比較多建議還是用IC吧

飛龍?jiān)谔?/a>

看看是不是需要的東西

li1113251556

; C( l- s% w: q% v; e; e; K8 {不錯(cuò)，支持

小果果

很不錯(cuò)

hu612614

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!