Cadence allegro軟件如何導(dǎo)入封裝本身的引腳長(zhǎng)度信息呢?
答:我們?cè)跁r(shí)序等長(zhǎng)時(shí),除了考慮信號(hào)線的走線的長(zhǎng)度以外,在高速設(shè)計(jì)領(lǐng)域里還需要考慮封裝本身的引腳長(zhǎng)度。所謂封裝引腳長(zhǎng)度,指的就是元器件封裝內(nèi)部的引腳長(zhǎng)度,這個(gè)長(zhǎng)度一般芯片的廠家會(huì)提供這數(shù)據(jù),我們要做的就是將數(shù)據(jù)導(dǎo)入到規(guī)則管理器中,與等長(zhǎng)一起處理,具體的操作步驟如下: 游客,如果您要查看本帖隱藏內(nèi)容請(qǐng) 回復(fù)
--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧,日積月累你也是專家!
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說(shuō)明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享!
3、表述觀點(diǎn)僅代表我方建議,不對(duì)直接引用造成損失負(fù)責(zé)! -------------------------------------------------------------- 更多技術(shù)干貨文章推送,請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)!
|