Cadence Allegro軟件如何導入封裝本身的引腳長度信息呢？

嘻嘻哈哈123

Cadence allegro軟件如何導入封裝本身的引腳長度信息呢？

答：我們在時序等長時，除了考慮信號線的走線的長度以外，在高速設計領域里還需要考慮封裝本身的引腳長度。所謂封裝引腳長度，指的就是元器件封裝內(nèi)部的引腳長度，這個長度一般芯片的廠家會提供這數(shù)據(jù)，我們要做的就是將數(shù)據(jù)導入到規(guī)則管理器中，與等長一起處理，具體的操作步驟如下：

游客，如果您要查看本帖隱藏內(nèi)容請回復

本條問答已經(jīng)錄制視頻教程，播放地址：https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天學習一個技巧，日積月累你也是專家！
使用前請您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請勿刪除本說明文件。
2、分享技術文檔源自凡億教育技術驗總結(jié)分享！
3、表述觀點僅代表我方建議，不對直接引用造成損失負責！

--------------------------------------------------------------

更多技術干貨文章推送，請關注 凡億PCB 公眾微信號！

1370985727

Cadence Allegro軟件如何導入封裝本身的引腳長度信息呢