|
布線要求
1,走線間距滿足3w,單端阻抗50Ω
2,數(shù)據(jù)線每11根走同一層
3,數(shù)據(jù)線最大長度盡量不超過2500mil,組內(nèi)誤差50mil;地址線、控制線、時(shí)鐘線組內(nèi)誤差正負(fù)100mil;差分線誤差5mil
4,如果走線交叉嚴(yán)重,可以同組網(wǎng)絡(luò)交換(注意網(wǎng)絡(luò)有交換,一定要告知軟體和硬件工程師)
5,BGA/DDR上的過孔要蓋油,移除尖峰銅皮
6,布局和走線完成后,注意調(diào)整絲印
|
-
-
劉春平-4xxDDR3.zip
昨天 01:10 上傳
點(diǎn)擊文件名下載附件
下載積分: 聯(lián)盟幣 -5
46.39 MB, 下載次數(shù): 1, 下載積分: 聯(lián)盟幣 -5
|