電子產業(yè)一站式賦能平臺

PCB聯(lián)盟網

搜索
查看: 6|回復: 0
收起左側

[作業(yè)已審核] 劉春平-4xDDR3(菊花鏈)

[復制鏈接]

24

主題

52

帖子

500

積分

二級會員

Rank: 2

積分
500
跳轉到指定樓層
樓主
發(fā)表于 昨天 01:10 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
布線要求
1,走線間距滿足3w,單端阻抗50Ω

2,數(shù)據線每11根走同一層
3,數(shù)據線最大長度盡量不超過2500mil,組內誤差50mil;地址線、控制線、時鐘線組內誤差正負100mil;差分線誤差5mil
4,如果走線交叉嚴重,可以同組網絡交換(注意網絡有交換,一定要告知軟體和硬件工程師)
5,BGA/DDR上的過孔要蓋油,移除尖峰銅皮
6,布局和走線完成后,注意調整絲印

劉春平-4xxDDR3.zip

46.39 MB, 下載次數(shù): 1, 下載積分: 聯(lián)盟幣 -5

回復

使用道具 舉報

發(fā)表回復

高級模式
B Color Image Link Quote Code Smilies |上傳

本版積分規(guī)則

關閉

站長推薦上一條 /1 下一條


聯(lián)系客服 關注微信 下載APP 返回頂部 返回列表