劉春平-4xDDR3(菊花鏈）

66db12c651a1f

布線要求
1，走線間距滿足3w，單端阻抗50Ω

2，數(shù)據(jù)線每11根走同一層
3，數(shù)據(jù)線最大長度盡量不超過2500mil，組內(nèi)誤差50mil；地址線、控制線、時鐘線組內(nèi)誤差正負100mil；差分線誤差5mil
4，如果走線交叉嚴重，可以同組網(wǎng)絡交換（注意網(wǎng)絡有交換，一定要告知軟體和硬件工程師）
5，BGA/DDR上的過孔要蓋油,移除尖峰銅皮
6，布局和走線完成后，注意調(diào)整絲印