什么是LDO電路？

Pcbbar

什么是LDO電路？

答：LDO即low dropout regulator，是一種低壓差線性穩(wěn)壓器，使用在其線性區(qū)域內(nèi)運(yùn)行的晶體管或 FET，從應(yīng)用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓。所謂壓降電壓，是指穩(wěn)壓器將輸出電壓維持在其額定值上下 100mV 之內(nèi)所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的LDO（低壓降）穩(wěn)壓器通常使用功率晶體管（也稱為傳遞設(shè)備）作為 PNP。這種晶體管允許飽和，所以穩(wěn)壓器可以有一個非常低的壓降電壓，通常為 200mV 左右；與之相比，使用 NPN 復(fù)合電源晶體管的傳統(tǒng)線性穩(wěn)壓器的壓降為 2V 左右。負(fù)輸出 LDO 使用 NPN 作為它的傳遞設(shè)備，其運(yùn)行模式與正輸出 LDO 的 PNP設(shè)備類似。更新的發(fā)展使用 MOS 功率晶體管，它能夠提供最低的壓降電壓。使用 功率MOS，通過穩(wěn)壓器的唯一電壓壓降是電源設(shè)備負(fù)載電流的 ON 電阻造成的。如果負(fù)載較小，這種方式產(chǎn)生的壓降只有幾十毫伏。

    低壓降（LDO）線性穩(wěn)壓器的成本低，噪音低，靜態(tài)電流小，這些是它的突出優(yōu)點。它需要的外接元件也很少，通常只需要一兩個旁路電容。新的LDO線性穩(wěn)壓器可達(dá)到以下指標(biāo)：輸出噪聲30μV，PSRR為60dB，靜態(tài)電流6μA（TI的TPS78001達(dá)到Iq=0.5uA），電壓降只有100mV(TI量產(chǎn)了號稱0.1mV的LDO)。 LDO線性穩(wěn)壓器的性能之所以能夠達(dá)到這個水平，主要原因在于其中的調(diào)整管是用P溝道MOSFET，而普通的線性穩(wěn)壓器是使用PNP晶體管。P溝道MOSFET是電壓驅(qū)動的，不需要電流，所以大大降低了器件本身消耗的電流；另一方面，采用PNP晶體管的電路中，為了防止PNP晶體管進(jìn)入飽和狀態(tài)而降低輸出能力， 輸入和輸出之間的電壓降不可以太低；而P溝道MOSFET上的電壓降大致等于輸出電流與導(dǎo)通電阻的乘積。由于MOSFET的導(dǎo)通電阻很小，因而它上面的電壓降非常低。

    LD0的四大關(guān)鍵數(shù)據(jù)是壓差Dropout、噪音Noise、電源抑制比（PSRR）、靜態(tài)電流Iq，所以我們在選擇應(yīng)用LDO的時候，盡量結(jié)合這四大要素去進(jìn)行選擇即可。