Atium Designer原理圖生成PCB,取消room空間的辦法? 從原理圖生成PCB時(shí),總會(huì)生成一個(gè)或者多個(gè)網(wǎng)絡(luò)區(qū)域,如圖6-166所示。這個(gè)區(qū)域Room在一般情況下沒(méi)有什么作用,反而對(duì)我們的設(shè)計(jì)會(huì)帶來(lái)一些不便,那么怎么樣可以取消此區(qū)域(Room空間)。 游客,如果您要查看本帖隱藏內(nèi)容請(qǐng) 回復(fù)
--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧,日積月累你也是專(zhuān)家!
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說(shuō)明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享!
3、表述觀點(diǎn)僅代表我方建議,不對(duì)直接引用造成損失負(fù)責(zé)! -------------------------------------------------------------- 更多技術(shù)干貨文章推送,請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)!
|