|
SDRAM模塊布局時采用點對點布局模式,盡量靠近BGA擺放,當兩個器件中間無排阻是,擺放間距在600-800mil,有排阻時間距在800-1000mil,濾波電容靠近IC管腳擺放,走線阻抗控制在50om,數(shù)據(jù)線每9根盡量走在同一層D0-D7,LDQM;D8-D15,HDQM。信號線之間滿足3W規(guī)則,數(shù)據(jù)線和時鐘線、地址線之間滿足20mil以上,空間足夠情況下,用地線隔離開,加過地孔。高低8位數(shù)據(jù)線保持等長,誤差在100mil,控制線,時鐘線和地址線誤差在200mil,如果原理圖有特殊標注,走線應(yīng)滿足要求。走線后在走線中間空余處打上過地孔減少干擾。
|
-
-
SDRAM模塊作業(yè)2.PcbDoc
2024-10-21 15:19 上傳
點擊文件名下載附件
下載積分: 聯(lián)盟幣 -5
1.37 MB, 下載次數(shù): 1, 下載積分: 聯(lián)盟幣 -5
|