高速串行總線走線注意些什么

Joeywang · 發(fā)表于 2019-8-15 18:20:31

高速串行總線走線注意些什么

串行總線的發(fā)展一共目前可以總結(jié)分為3個環(huán)節(jié)時(shí)期，

時(shí)鐘并行總線：小于200MHZ，比如CPCI,PCIX，SDRAM,ISA,PIC

源同步時(shí)鐘并行總線：小于3200Mbps，比如DDRr1234系列,MII,EMMC

高速串行總線：最高有56NRZ ，比如USB1/2/3/3.1/3.2,PCIE3,PCIE4,SAS3,

SAS4.

那么對于這些信號的重要線信號的處理我們在設(shè)計(jì)過程中注意以下幾點(diǎn)：

差分走線，信號換層過孔數(shù)量，等長長度把控，阻抗控制要求，跨分割的損耗，走線拐角的位置形狀，繞線方式對應(yīng)的插損和回?fù)p，布局不妥當(dāng)造成的一系列串?dāng)_和疊層串?dāng)_，布局不恰當(dāng)操作焊盤存在的stub。

1.差分走線，差分走線嚴(yán)格按照差分仿真所得出的結(jié)論，2S,和3W的要求進(jìn)行把控走線，其目的在于增強(qiáng)信號質(zhì)量的耦合性能，減少信號的回?fù)p。

2. 信號層走線過孔數(shù)量，對于重要的信號線而言這里簡直就是致命的傷害，特別是高速信號頻率很高的信號線，過孔數(shù)量一旦過多，就會造成回?fù)p的加劇，所以打孔不是遇到線就打孔，尤其是我們的時(shí)鐘線。

3. 等長長度把控

按照對應(yīng)的器件的等長要求，進(jìn)行數(shù)據(jù)的線段匹配長度一致，從而保證數(shù)據(jù)傳輸?shù)姆€(wěn)定和數(shù)據(jù)文件傳輸時(shí)序上的同步。

4. 跨分割的損耗

重要線段不能跨分割走線，以免我們的信號會出現(xiàn)回?fù)p和插損的產(chǎn)生。

5. 信號線的布局盡量不要出現(xiàn)stub布局出現(xiàn)，如圖所示。

6. 走線直角和倒角和圓弧到底哪個好。

通過仿真，其實(shí)圓弧走線是最好的，信號沒有reflect反射，倒角多多少少會有，但是反射沒有直角來的明顯，當(dāng)我們設(shè)備A傳輸?shù)皆O(shè)備B其自然而然的就會有信號在傳輸過程中存在反射回來我們的設(shè)備A,當(dāng)我們的設(shè)備B傳輸?shù)皆O(shè)備A，同樣因?yàn)橹苯堑姆瓷�，會有信號回到我們的設(shè)備B中。

如果您需要此文檔進(jìn)行下載收藏，請回復(fù)下此貼進(jìn)行下載:

游客，如果您要查看本帖隱藏內(nèi)容請回復(fù)

每天學(xué)習(xí)一個技巧，日積月累你也是專家！
使用前請您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對直接引用造成損失負(fù)責(zé)！

--------------------------------------------------------------

更多技術(shù)干貨文章推送，請關(guān)注凡億PCB 公眾微信號！