Kintex-7、Zynq-7045/7100評估板如何實現(xiàn)FPGA的兩種SDI視頻方案（GTX+外接芯片）

peng85246

前言
3 P# ?5 H$ e9 _: M7 A4 s6 y

/ M! l5 y1 ^4 q. J% O3 [
SDI接口，全稱是“數(shù)字分量串行接口(Serial Digital Interface)”。按速率可分為標(biāo)準(zhǔn)清新度SD-SDI、高清標(biāo)準(zhǔn)HD-SDI和3G-SDI，其對應(yīng)速率分別是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、軍事、醫(yī)療、交通等領(lǐng)域，SDI的應(yīng)用廣泛度僅次于CameraLink接口。

​


8 ~; {/ B4 U( A6 w% a# t
9 ], [* [  N- W9 A
) |. j$ ?7 e+ [* v# P9 a& qSDI接口優(yōu)勢：
(1) 消耗GTX更少，消耗IO更少
如果使用GTX總線，僅需1對GTX，而HDMI則需要3對GTX。CameraLink接口由于走LVDS信號，Base模式下需要11對LVDS信號，F(xiàn)ull模式下需要22對LVDS信號，消耗IO數(shù)量比GTX SDI多了很多。
(2) 傳輸更穩(wěn)定
3 b  q( a: w9 ^: m& p相較于HDMI接口，SDI接口的自鎖扣設(shè)計更加穩(wěn)定可靠，不易脫落，不會因人為因素造成信號中斷。
(3) 傳輸距離更長
3 `0 h4 d& Q9 x9 L' I4 z串行接口是指逐位數(shù)據(jù)的順序傳輸。它的特點是通訊線簡單。只要一對傳輸線可以實現(xiàn)雙向通信，特別適合于長距離通信。從理論上講，SDI的傳輸距離可以達(dá)到100m。
# y4 }) X) ~/ k* y2 c) V7 V7 ?(4) 成本更低
9 w- e3 n( [' h" H& r  XSDI接口平均每米價格約為4元，相較于HDMI接口的平均每米價格約為10元，SDI接口成本更低。


+ h- x6 o4 r1 I' a2 [% B創(chuàng)龍科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通過FMC視頻模塊已實現(xiàn)兩種SDI視頻輸入/視頻輸出方案：GTX +外接芯片。本文將為您分享基于Kintex-7 FPGA評估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例，使用外接芯片方式。TL2971A/2972F視頻模塊模塊亦可支持GTX方式。
; V1 O4 J  P. R



●硬件平臺


8 u1 N: q+ P5 c8 v
0 d! R% p' Q1 l6 \' Y; E. Y3 F1 TLK7-EVM評估板

本文基于創(chuàng)龍科技TLK7-EVM評估板、TL2971A/2972F視頻模塊進(jìn)行演示。
, E% C/ o7 f4 ]" W0 u; ~TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA設(shè)計的高端評估板，由核心板和評估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。
; _2 |, P7 e7 x) T% R/ O7 H評估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評估與技術(shù)預(yù)研。
2 L' Z) E6 Q; q# w1 e$ T& b可申請TLK7-EVM評估板進(jìn)行快速評估，點tronlong.com/Product/show/93.html，免費哦！
( @3 V2 r8 v) @+ J' B) l4 j) f+ ~​

$ Y* r4 t4 ~$ s& [8 h
TLK7-EVM評估板
" w, ]$ z2 z5 V7 ~: ~  [, \
8 X: F9 T6 S  }1 g- J% u; q3 a

& S. a; X% F4 N0 w8 \' F2 TL2971A/2972F視頻模塊
& ^2 y/ F: p3 Z2 j! I7 `' A
TL2971A/2972F是一款基于FMC LPC標(biāo)準(zhǔn)設(shè)計的3G-SDI視頻輸入/輸出模塊，與創(chuàng)龍科技Zynq-7000/Kintex-7/Artix-7等評估板配套使用。以下為此模塊特點：
（1）通過GTX高速串行總線引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
: L: f7 @" I0 l1 O（2）通過GTX高速串行總線引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
（3）通過GS2971A芯片引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
8 p4 c7 i" a. Z+ |1 R' p( t* E（4）通過GS2972芯片引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
% {+ n) e& R( V) \# ^# W! ~- L（5）采用標(biāo)準(zhǔn)BNC連接器，支持視頻設(shè)備熱插拔。
) H' R( _$ @# Q' X* |3 T/ t​

) s1 X/ Q$ t& `% F+ U8 e% E' G
TL2971A/2972F視頻模塊

& x1 c# J/ g! {; O& @3 w
7 j8 |. J- B' N9 f
1 {$ r( r2 V6 Y

, X* ^' A) A- z: o5 J1 B
●案例功能

( y9 n  T* k' R8 Q' O, C
8 L5 T; h7 k+ [( B. _. H0 ~
本案例為通過GS2971A、GS2972芯片引出SDI視頻輸入、輸出案例。通過GTX高速串行總線引出的SDI視頻輸入、輸出案例即將發(fā)布，敬請期待。
案例功能：評估板通過FMC視頻模塊TL2971A/2972F的SDI IN接口進(jìn)行1080P60視頻采集，并通過TL2971A/2972F模塊的SDI OUT接口將采集到的視頻進(jìn)行輸出。案例源碼、產(chǎn)品資料（用戶手冊、核心板硬件資料、產(chǎn)品規(guī)格書）可點：site.tronlong.com/pfdownload獲取。

$ k) C& _) W, i7 F
9 @& l  x7 A5 M2 Q" Y; U開發(fā)案例主要包括：
l CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例
9 v. x/ u/ B! E2 Pl 高速AD(AD9613)采集+高速DA(AD9706)輸出案例
l AD9361軟件無線電案例
l UDP(10G)光口通信案例
) C2 W" Y2 |# Y. m$ il UDP(1G)光口通信案例
l Aurora光口通信案例
& P0 Y1 z+ `! M" {* T* l1 ]4 {3 vl PCIe通信案例

+ G; H- W* r$ d6 T
0 M& c5 P5 N5 W5 r
●案例演示
; Y' m5 u2 Y7 i
: L6 {7 ~0 i4 H8 G3 b將創(chuàng)龍科技的TL2971A/2972F模塊連接至評估板FMC1接口，評估板J1跳線帽選擇3.3V檔位，以配置FMC IO的BANK電壓為3.3V。
4 A9 P1 l- _5 W4 A: A/ O8 m準(zhǔn)備一臺擁有HDMI OUT接口的PC機(jī)（例如筆記本），通過HDMI數(shù)據(jù)線將PC機(jī)HDMI OUT接口連接至HDMI轉(zhuǎn)SDI模塊（廠家：玩視，型號：3G HDMI TO SDI Audio）INPUT接口，PC機(jī)HDMI OUT接口用作圖像輸出。通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI IN接口連接至HDMI轉(zhuǎn)SDI模塊的OUTPUT接口。

* d3 S% D( _( H7 R: i  |
通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI OUT接口連接至SDI轉(zhuǎn)HDMI模塊（廠家：玩視，型號：3G SDI TO HDMI Audio）的INPUT接口，再通過HDMI數(shù)據(jù)線將一臺HDMI顯示屏連接至SDI轉(zhuǎn)HDMI模塊的OUTPUT接口，HDMI顯示屏用作圖像顯示。
6 _! J. V& o; [1 g+ t9 _+ Z
4 b2 K/ ^) Z* f0 V! e# m3 c! m
/ F: S  v4 p3 V+ I, Y$ d1 H. a
6 M# O5 g% A6 v# i
3 A2 G$ \7 H, _, L% Q​

3 C  J% {- O/ T( j1 {! X: p
2 M+ k, s& I7 l$ Y; O( S​

. ]$ f  c, _. c+ a& D

" _( Z! j3 D% Y( i, s1 l7 V1 `& O
# n7 t9 f4 w0 ^- f' m! i運(yùn)行程序，即可看到串口調(diào)試終端打印如下信息，然后在PC機(jī)的顯卡設(shè)置（或圖形屬性）中，按照下圖設(shè)置HDMI分辨率為1920x1080、刷新率為60pHz。
1 f+ E: }( R0 {8 P$ _7 F
* {4 M  s; c4 X( |
) z- x5 E( W* p! s* O8 p​
- n/ Y7 S$ R1 }% @

8 @, c& P5 P5 O7 X! |
6 \  L( J* N7 l( E, y0 d0 s8 x
​

8 F# E$ z1 ~2 {# M; n3 x
- A' O0 z+ C; ?# F此時，HDMI顯示屏將顯示PC機(jī)HDMI OUT接口輸出的圖像。
​


. K4 G& V3 S- a​
: Y' {+ V; A/ |" `. ^" ]

8 @$ w: C' C5 Z3 u7 h! \●關(guān)鍵代碼(MicroBlaze)
) F  p# q$ o/ s/ n0 A
" e) Y& x3 b- dMicroBlaze裸機(jī)源碼為"sw\baremetal_demo\project\sdi_capture_display\src\"，關(guān)鍵代碼說明如下。
7 J* e5 h5 `* z( s% j
/ K. I) b8 i, t" p# b6 w# b# a' J
(1) 初始化VDMA，將采集到的視頻數(shù)據(jù)緩存至DDR，并將視頻數(shù)據(jù)搬運(yùn)至AXI4-Stream to Video Out IP核，再進(jìn)行SDI視頻輸出。
​
● IP核配置
6 E5 [4 A# ?/ D+ w. q1 m
1 VDMA IP核

6 r4 d+ q& T# X1 B本案例使用VDMA IP核進(jìn)行視頻數(shù)據(jù)緩存。
5 ~! E9 l& ^! S( d, ^1 \" uVDMA(AXI Video Direct Memory Access) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的pg020_axi_vdma.pdf，具體配置說明如下。
（1） Frame Buffer配置為3個。
（2） Write Burst Size、Read Burst Size均配置為16。
( t, }7 T2 x; j& i1 N  W  y2 Q5 i（3） 讀通道的Stream Date Width配置為24。
（4） 讀/寫通道的Line Buffer Depth均配置為1024。
​


（5） 點擊Advanced，保持默認(rèn)配置，即可避免VDMA同時讀寫同一個Buffer，造成視頻數(shù)據(jù)傳輸亂碼。


, [- H* J( c$ p4 R" }; U- D; G+ x​
# r6 N7 I' i7 p" ^* o9 n' \
. K+ `# g4 q0 \
) {; k: A6 _  ]' |" p8 A2 Video In to AXI4-Stream IP核
# T4 d- F' O3 W( T8 e* S+ E
9 M, M" ^& W2 A- t本案例使用Video In to AXI4-Stream IP核將并行視頻信號轉(zhuǎn)換為AXI4-Stream視頻流。


9 R8 ?; d, u  {3 @/ ~* GVideo In to AXI4-Stream IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg043_v_vid_in_axi4s.pdf》，具體配置說明如下。
0 \8 ^9 C5 C; j/ l3 H
5 A" n0 h% r3 E- \7 H
9 r! C9 W/ r) o% j$ }（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
" {8 {  K7 x" \. X5 v$ @（3） Clock Mode配置為Independent（獨立時鐘）。
​



- d! B  A( ~- Q7 }6 \; K, L
3 AXI4-Stream to Video Out IP核
0 ^" T! r) V& K: ^+ s! w9 I
本案例使用AXI4-Stream to Video Out IP核將AXI4-Stream視頻流轉(zhuǎn)化為并行視頻信號。
AXI4-Stream to Video Out IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg044_v_axis_vid_out.pdf》，具體配置說明如下。
1 T: m* w$ B* U% T) A. t( u（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
, E6 q9 }* O0 z1 m) P( X（3） Clock Mode配置為Independent（獨立時鐘）。
% }! q$ C$ i$ p​
. S3 o$ ]1 C7 o/ _1 [8 g5 S' t% g
- F( M$ Q0 E) X$ h( k7 a: v
4 p0 K/ f: p) f4 VTC IP核
  [2 y1 {7 o* Q% {. @
5 V- I& ?7 z& g$ ?7 k本案例使用VTC IP核產(chǎn)生用于視頻輸出的時序。
VTC(Video Timing Controller) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg016_v_tc.pdf》，具體配置說明如下。
（1） 點擊Detection/Generation，確保不勾選"Include AXI4-Lite Interface"及"Enable Detection"。

* m8 }$ R5 r1 |, t5 ^
​


  T5 I8 B7 c; ~& A1 p/ K0 m: a（2） 點擊Default/Constant，Video Mode設(shè)為1080p，其余配置保持默認(rèn)。
% c8 {$ ~9 C4 W% o& E3 w​
; e6 O2 f" k9 \8 A$ g* v9 W, d, r

5 Clocking Wizard IP核

3 u1 x& s+ A) U2 |+ v( W本案例使用Clocking Wizard IP核產(chǎn)生用于視頻輸出的像素時鐘（148.5MHz，對應(yīng)1080P60）。
! d) z; i+ T  Y- B& CClocking Wizard IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg065-clk-wiz.pdf》，具體配置如下。
0 Z0 J) q) _- e' `) }6 G) R​




●Vivado工程說明

6 K3 T) Y; z. k1 ?點擊BLOCK DESIGN開發(fā)界面下的"Address Editor"選項，可查看IP核分配的地址，MicroBlaze可通過對應(yīng)地址對IP核進(jìn)行控制。
% P9 }6 K9 P+ a5 x! W# u* k; z​
! \: L& J) j- ^0 ?$ c4 H. B
: r! M1 j  n0 H  k3 ~, g
Vivado工程頂層文件為"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，關(guān)鍵代碼說明如下。
& m2 L- O* }, d" [% }" d4 q
4 A: {* c; g( l$ X5 I( x
（1） 定義模塊接口。
​

1 ]) j# ^* {/ I2 X
（2） 使用STARTUPE2原語輸出復(fù)位信號。
" s) S/ O) j, t. G: r- d9 `​
& N& [9 @+ S( B6 l

  X+ Z" T9 k/ u$ O/ N( n6 f* D) k
6 V, N" \4 ?" G. c" A& W
（3） 調(diào)用Block Design。
​
4 e" p  ^2 |  V; Y3 O

9 O: F: L0 l1 o# W6 E​


7 c% {3 P8 _  ?4 D2 ?. ^, j